

ΒΙΟΓΡΑΦΙΚΟ ΣΗΜΕΙΩΜΑ

ΠΡΟΣΩΠΙΚΕΣ ΠΛΗΡΟΦΟΡΙΕΣ

Όνοματεπώνυμο	-	ΜΠΡΟΚΑΛΑΚΗΣ ΑΝΔΡΕΑΣ
Διεύθυνση	-	ΠΛΑΤΩΝΟΣ 4Δ, ΧΑΝΙΑ, ΚΡΗΤΗ
Τηλέφωνο	-	+306978113289 (κινητό)
Ηλεκτρονικό ταχυδρομείο	-	abrokalakis@ieee.org
Υπηκοότητα	-	Ελληνική
Ημερομηνία / Τόπος γέννησης	-	11 Νοεμβρίου 1980 / Χανιά Κρήτης

ΕΚΠΑΙΔΕΥΣΗ ΚΑΙ ΣΠΟΥΔΕΣ

2013 - σήμερα	-	Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης Υποψήφιος Διδάκτορας (Θέμα Διδακτορικής Διατριβής: « <i>Ανάπτυξη Αρχιτεκτονικών για Επικοινωνία Υπερυψηλής Ταχύτητας Μεταξύ Επεξεργαστών</i> »)
2004 - 2007	-	Τμήμα Μηχανικών Υπολογιστών και Πληροφορικής Πολυτεχνική Σχολή – Πανεπιστήμιο Πατρών Μεταπτυχιακό Πρόγραμμα Σπουδών «Ολοκληρωμένα Συστήματα Υλικού / Λογισμικού» Βαθμός Μεταπτυχιακού Διπλώματος : 9.21 / 10 (Άριστα)
1998 - 2004	-	Τμήμα Μηχανικών Υπολογιστών και Πληροφορικής Πολυτεχνική Σχολή - Πανεπιστήμιο Πατρών Βαθμός Διπλώματος : 8.50 / 10 (Άριστα)
1995 - 1998	-	3 ^ο Γενικό Λύκειο Χανίων Βαθμός Απολυτηρίου : 19.2 / 20

ΞΕΝΕΣ ΓΛΩΣΣΕΣ

Αγγλικά	-	Proficiency in English, University of Cambridge
Γαλλικά	-	Certificat de Langue Francaise (DELF 1 : Unite A1, A2, A3, A4) , DELF 2 : Unite A5, A6

ΔΙΑΚΡΙΣΕΙΣ– ΥΠΟΤΡΟΦΙΕΣ

- Υποτροφία από το πρόγραμμα ΕΠΕΑΕΚ II για τις μεταπτυχιακές μου σπουδές
- 3^ο Βραβείο στον Διαγωνισμό Σχεδίασης Ιστοσελίδας – Τμήμα Μηχανικών Υπολογιστών και Πληροφορικής 2003
- Συμμετοχή ως Έφηβος Βουλευτής Στην Βουλή Των Εφήβων (2^η Σύνοδος) κατόπιν διάκρισης σε σχετικό διαγωνισμό της Βουλής των Ελλήνων
- Συμμετοχή στο πρόγραμμα Euroscola του Ευρωπαϊκού Κοινοβουλίου κατόπιν διάκρισης σε σχετικό διαγωνισμό
- Διακρίσεις στους διαγωνισμούς της Μαθηματικής Εταιρείας (Γυμνάσιο – Λύκειο)

ΔΗΜΟΣΙΕΥΣΕΙΣ

(νεότερη προς παλιότερη)

- 29 C. Diktopoulos, K. Georgopoulos, A. Brokalakis, G. Christou, G. Chrysos, I. Morianos, S. Ioannidis, "Assessing the Effectiveness of Active Fences Against SCAs for Multi-Tenant FPGAs", to appear in International Conference on Field Programmable Logic and Applications (FPL 2022), August 2022.
- 28 D. Theodoropoulos, A. Brokalakis, N. Alachiotis, D. Pnevmatikatos, "EDRA: A Hardware-assisted Decoupled Access/Execute Framework on the Digital Market", 2021 International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS XXI), July 2021
- 27 N. Alachiotis, A. Brokalakis, V. Amourgianos, S. Ioannidis, P. Malakonakis and T. Bokalidis, "Accelerating Phylogenetics using FPGAs in the Cloud", IEEE Micro
- 26 P. Malakonakis, A. Brokalakis, N. Alachiotis, E. Sotiriades, A. Dollas, "Exploring Modern FPGA Platforms for Faster Phylogeny Reconstruction with RAxML", 20th IEEE International Conference on Bioinformatics and Bioengineering (BIBE), Virtual Conference, USA, October 2020.
- 25 N. Tampouratzis, I. Papaefstathiou, A. Nikitakis, A. Brokalakis, St. Andrianakis, A. Dollas, M. Marcon, E. Plebani, "A Novel, Highly Integrated Simulator for Parallel and Distributed Systems", ACM Transactions on Architecture and Code Optimization (ACM TACO), Vol. 17, No. 1, Article 2, March 2020.

- 24 P. Toupas, A. Brokalakis, Y. Papaefstathiou, "Accelerating Physics Engine Components with Embedded FPGAs", 29th Conference on Field-Programmable Logic and Applications (FPL 2019), Barcelona, Spain, September 2019.
- 23 A. Brokalakis, D.P. Pau, M. Marcon, M. Paracchini, E. Plebani, Y. Papaefstathiou, A. Nikitakis, N. Tampouratzis, St. Andrianakis, R. G. Prajith, I. Sourdis, M. C. Palacios, M. A. Anton and A. Szasz, "COSSIM: An Open-Source Integrated Solution to Address the Simulator Gap for Systems of Systems", Euromicro Conference on Digital System Design (DSD) 2018, Prague, Czech Republic, August 2018.
- 22 C. B. Ciobanu, G. Stramondo, A. L. Varbanescu, A. Brokalakis, A. Nikitakis, L. Di Tucci, M. Rabozzi, L. Stornaiuolo, M. Santambrogio, Gr. Chrysos, Ch. Vatsolakis, G. Charitopoulos, D. Pnevmatikatos, "EXTRA: An Open Platform for Reconfigurable Architectures", International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS 2018), Samos island, Greece, July 2018.
- 21 A. Brokalakis, A. Nikitakis, I. Papaefstathiou, N. Tampouratzis, St. Andrianakis, A. Dollas, M. Paracchini, M. Marcon, D.P. Pau, E. Plebani, "An Open-Source, Extendable, Highly-Accurate and Security-Aware Simulator for Cloud Applications", 21st Conference on Innovation in Clouds, Internet and Networks (ICIN 2018), Paris, France, February 2018.
- 20 A. Brokalakis, I. Chondroulis, I. Papaefstathiou, "Extending the Forward Error Correction Paradigm for Multi-Hop Wireless Sensor Networks", 9th International Conference on New Technologies, Mobility & Security (NTMS'2018), Paris, France, February 2018.
- 19 M. Rabozzi, R. Brondolin, G. Natale, E. Del Sozzo, M. Huebner, A. Brokalakis, C. Ciobanu, D. Stroobandt, M. D. Santambrogio, "A CAD Open Platform for High Performance Reconfigurable Systems in the EXTRA Project", IEEE Computer Society Annual Symposium on VLSI 2017 (ISVLSI2017), Bochum, Germany, July 2017.
- 18 N. Tampouratzis, A. Nikitakis, A. Brokalakis, St. Andrianakis, I. Papaefstathiou, A. Dollas, "An Open-Source Extendable, Highly-Accurate and Security Aware CPS Simulator", International Conference on Distributed Computing in Sensor Systems 2017 (DCOSS2017), Ottawa, Canada, June 2017.
- 17 D. Stroobandt, C. B. Ciobanu, M. D. Santambrogio, G. Figueiredo, A. Brokalakis, D. Pnevmatikatos, M. Huebner, T. Becker, A. J. W. Thom, "An open reconfigurable research platform as stepping stone to exascale high-performance computing", Design, Automation & Test in Europe 2017 (DATE 2017), Lausanne, Switzerland, March 2017.
- 16 D. Stroobandt, A. L. Varbanescu, C. B. Ciobanu, M. Al Kadik, A. Brokalakis, G. Charitopoulos, T. Todman, X. Niu, D. Pnevmatikatos, A. Kulkarni, E. Vansteenkiste, W. Luk, M. D. Santambrogio, D. Sciuto, M. Huebner, T. Becker, G. Gaydadjiev, A. Nikitakis, A. J. W. Thom, "EXTRA: Towards the Exploitation of eXascale Technology for Reconfigurable Architectures", 11th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC 2016), Tallin, June 2016.
- 15 A. Kulkarni, E. Vansteenkiste, D. Stroobandt, A. Brokalakis, A. Nikitakis, "A fully parameterized Virtual Coarse Grained Reconfigurable Array for High Performance Computing Applications", 23rd Reconfigurable Architectures Workshop (RAW 2016), 2016 IEEE International Parallel and Distributed Processing Symposium Workshops, Chicago, May 2016.
- 14 C. B. Ciobanu, A. L. Varbanescu, D. Pnevmatikatos, G. Charitopoulos, X. Niu, W. Luk, M. D. Santambrogio, D. Sciuto, M. Al Kadi, M. Huebner, T. Becker, G. Gaydadjiev, A. Brokalakis, A. Nikitakis, A. J. W. Thom, E. Vansteenkiste, and D. Stroobandt, "EXTRA: Towards an Efficient Open Platform for Reconfigurable High Performance Computing", 18th IEEE International Conference on Computational Science and Engineering (CSE-2015), Porto, October 2015
- 13 D. Pnevmatikatos, K. Papadimitriou, T. Becker, P. Böhm, A. Brokalakis, K. Bruneel, C. Ciobanu, T. Davidson, G. Gaydadjiev, K. Heyse, W. Luk, X. Niu, I. Papaefstathiou, D. Pau, O. Pell, C. Pilato, M. D. Santambrogio, D. Sciuto, D. Stroobandt, T. Todman, E. Vansteenkiste, "FASTER: Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration", Microprocessors and Microsystems: Embedded Hardware Design (MICPRO) Journal, Available online 6 November 2014, ISSN 0141-9331, <http://dx.doi.org/10.1016/j.micpro.2014.09.006>.
- 12 F. Spada, A. Scolari, G.C. Durelli, R. Cattaneo, M.D. Santambrogio, D. Sciuto, D.N. Pnevmatikatos, G.N. Gaydadjiev, O. Pell, A. Brokalakis, W. Luk, D. Stroobandt, D. Pau, "FPGA-Based Design Using the FASTER Toolchain: The Case of STM Spear Development Board", 2014 IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA), Milan, Italy, August 2014
- 11 D. Pnevmatikatos, T. Becker, A. Brokalakis, G. Gaydadjiev, W. Luk, K. Papadimitriou, I. Papaefstathiou, O. Pell, C. Pilato, D. Pau, M. D. Santambrogio, D. Sciuto, D. Stroobandt, "Effective Reconfigurable Design: the FASTER Approach", Proc. 10th International Symposium on Applied Reconfigurable Computing (ARC), Vilamoura, Algarve, Portugal, April, 2014
- 10 L. Lavagno, M. Lazarescu, I. Papaefstathiou, A. Brokalakis, J. Walters, B. Kienhuis, Fl. Schaefer, "HEAP: a Highly Efficient Adaptive multi-Processor framework", Microprocessors and

Microsystems: Embedded Hardware Design (MICPRO) Journal, vol. 37, issue 8, pages 1050 - 1062, 17 November 2013, ISSN 0141-9331

- 9 D. Pnevmatikatos, T.Becker, A. Brokalakis, K. Bruneel, G. Gaydadjiev, W. Luk, K. Papadimitriou, I. Papaefstathiou, O. Pell, Chr. Pilato, M. Robart, M. Santambrogio, D. Sciuto, D. Stroobandt and T. Todman, "FASTER: Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration", 15th Euromicro Conference on Digital System Design (DSD 2012), Izmir, Turkey, September 2012.
- 8 L. Lavagno, M. Lazarescu, J. Walters, B. Kienhuis, I. Papaefstathiou, A. Brokalakis, Fl. Schaefer, "HEAP: a Highly Efficient Adaptive multi-Processor framework", 15th Euromicro Conference on Digital System Design (DSD 2012), Izmir, Turkey, September 2012.
- 7 A. Brokalakis, I. Papaefstathiou, "Using Hardware-Based Forward Error Correction to Reduce the Overall Energy Consumption of WSNs", 2012 IEEE Wireless Communications and Networking Conference (WCNC 2012), Paris, France, April 2012.
- 6 K. Papadopoulos, A. Brokalakis, I. Papaefstathiou, "Increasing Resistance to Differential Power Analysis Attacks in Reconfigurable Systems", 16th IEEE Mediterranean Electrotechnical Conference (MELECON 2012), Medina Yasmine Hammamet, Tunisia, March 2012.
- 5 G. Chatziparaskevas, A. Brokalakis, I. Papaefstathiou, "An FPGA-based Parallel Processor for Black-Scholes Option Pricing Using Finite Differences Schemes", Design, Automation and Test in Europe 2012 (DATE 2012), Dresden, March 2012.
- 4 A. Brokalakis, V. Paliouras, "Using the Arithmetic Representation Properties of Data to Reduce the Area and Power Consumption of FFT Circuits for Wireless OFDM Systems", IEEE Workshop on Signal Processing Systems (SiPS2011), Beirut, October 2011.
- 3 A. Brokalakis, G.-Gr. Mplemenos, K. Papadopoulos, I. Papaefstathiou, "RESENSE: An Innovative, Reconfigurable, Powerful and Energy Efficient WSN Node", IEEE International Conference on Communications 2011 (ICC2011), Kyoto, Japan, June 2011.
- 2 G.-G. Mplemenos, K. Papadopoulos, A. Brokalakis, Gr. Chrysos, E. Sotiriades, I. Papaefstathiou, "RESENSE: Reconfigurable WSN nodes", Wireless Sensing Showcase, London, July 2009.
- 1 A. Brokalakis, A. Kakarountas, C. Goutis, "A High-Throughput Area Efficient FPGA Implementation of AES-128 Encryption", IEEE Workshop on Signal Processing Systems (SiPS2005), Athens, November 2005.

ΚΡΙΤΗΣ ΣΕ ΣΥΝΕΔΡΙΑ/ΠΕΡΙΟΔΙΚΑ

- Κριτής για το IEEE Transactions on Wireless Communications, IEEE Transactions on Computers, IEEE Transactions on Parallel and Distributed Systems, ACM Transactions on Reconfigurable Technology and Systems
- Κριτής στο USENIX 2021 και USENIX 2022
- Κριτής στο Design, Automation and Test in Europe Conference 2017 (DATE 2017)
- Μέλος του Technical Program Committee του συνεδρίου IEEE AFRICON 2015
- Κριτής στο IEEE International Symposium on Circuits and Systems 2013 (ISCAS 2013).
- Κριτής στο International Conference on Field Programmable Logic and Applications (FPL) 2012 - 2018
- Κριτής στο Communication Theory Symposium του IEEE Global Communications Conference 2010 (GLOBECOM 2010)

ΜΕΤΑΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ

- | | |
|--------------------------|---|
| Τίτλος | - "Αρχιτεκτονικές VLSI Modem Χαμηλής Κατανάλωσης για Ασύρματα Δίκτυα OFDM: ο Ρόλος της Εναλλακτικής Αριθμητικής" |
| Επιβλέπων Καθηγητής | - καθ. Παλιουράς Βασίλειος |
| Βασικά Στοιχεία Εργασίας | - Μελέτη της αριθμητικής συμπεριφοράς των δεδομένων για FFT 64 σημείων για OFDM modem και υπολογισμός κατάλληλων αναπαραστάσεων με βάση την απόδοση ως προς το BER για έναν OFDM δέκτη. Σχεδίαση μιας αρχιτεκτονικής radix-8 row-column FFT 64 σημείων με χρήση αναπαράστασης σταθερής υποδιαστολής συμπληρώματος ως προς 2 καθώς και μιας αρχιτεκτονικής υβριδικής (γραμμικής και λογαριθμικής) αναπαράστασης. Πραγματοποίηση συγκρίσεων απόδοσης, area και κατανάλωσης ενέργειας μεταξύ των υλοποιήσεων. Σύνθεση μέσω Synopsys Design Compiler με χρήση 0.18μm CMOS standard cell βιβλιοθήκης. Μετρήσεις κατανάλωσης ισχύος με ModelSim (switching activity) και Synopsys Power Compiler. |

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

- Τίτλος - "Σχεδίαση Δυναμικά Αναδιαρθρώμενου RISC Επεξεργαστή και Υλοποίηση σε FPGA"
- Επιβλέπων Καθηγητής - καθ. Νικολός Δημήτριος
- Βασικά Στοιχεία Εργασίας - Σχεδίαση 32-bit RISC Επεξεργαστή με Δυναμικά Αναδιαρθρώμενη Μονάδα Κινητής Υποδιαστολής. Υλοποίηση σε Xilinx Virtex FPGA. Ανάπτυξη Assembler για την Μετατροπή Assembly Κώδικα σε Γλώσσα Μηχανής (σε C). Ανάπτυξη Ρουτίνων Εξομοίωσης Πράξεων Κινητής Υποδιαστολής (Firmware). Ανάπτυξη ενός cycle-accurate Εξομοιωτή για τον Επεξεργαστή (σε C).

ΕΡΓΑΣΙΑΚΗ ΕΜΠΕΙΡΙΑ

- Μάρτιος 2015 – σήμερα - Linux System Administrator για τους servers του Εργαστηρίου Μικροεπεξεργαστών και Υλικού (MHL) της Σχολής Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης
- Δεκέμβριος 2019 – σήμερα - Εξωτερικός συνεργάτης / ερευνητής στο Ινστιτούτο Πληροφορικής του Ιδρύματος Τεχνολογίας και Έρευνας (ITE). Συμμετοχή στο ευρωπαϊκό ερευνητικό πρόγραμμα:
- [H2020 COLLABS \(A COmprehensive cyber-intelligence framework for resilient coLLABorative manufacturing Systems\)](#)
- Οκτώβριος 2008 – σήμερα - Εξωτερικός συνεργάτης / ερευνητής στο Ινστιτούτο Τηλεπικοινωνιακών Συστημάτων Κρήτης και στο Εργαστήριο Μικροεπεξεργαστών και Υλικού (MHL) της Σχολής Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης. *Πρόσφατες Θέσεις:* Ερευνητής στα πλαίσια του Ευρωπαϊκού έργου [H2020 IntelloT](#) (τρέχουσα), Έρευνα και Ανάπτυξη Hardware στα πλαίσια του ευρωπαϊκού έργου [H2020 EDRA EU FET Innovation Launchpad](#) (ολοκληρώθηκε τον Οκτώβριο 2020)
- Φεβρουάριος 2010 – Σεπτέμβριος 2019 - Senior Computer Engineer, Synelixis Solutions Ltd (<http://www.synelixis.com>)
Ευρωπαϊκά ερευνητικά έργα:
H2020 EXTRA (Exploiting eXascale Technology with Reconfigurable Architectures) <https://www.extrahpc.eu/>, H2020 COSSIM (A Novel, Comprehensible, Ultra-Fast, Security-Aware CPS Simulator) - <http://www.cossim.org/>, FP7 FASTER (Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration)–<http://www.fp7-faster.eu> και FP7 HEAP (Highly Efficient Adaptive multi-Processor framework) – <http://www.fp7-heap.eu>
- Ακαδημαϊκό Έτος 2014-15 / 2016-17 - Βοηθός Εργαστηρίου του μαθήματος "Ενσωματωμένα Συστήματα Μικροεπεξεργαστών" (7ο εξάμηνο, Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης)
- Ακαδημαϊκό Έτος 2013-14 / 2016-17 / 2017-18 - Βοηθός Εργαστηρίου του μαθήματος "Αρχιτεκτονική Ηλεκτρονικών Υπολογιστών" (8ο εξάμηνο, Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης)
- Ακαδημαϊκό Έτος 2000-01 / 2004-05 - Επιβλέπων τμήματος του Εργαστηρίου Αρχιτεκτονικής Υπολογιστών (Υποχρεωτικό μάθημα δεύτερου έτους στο Τμήμα Μηχανικών Η/Υ και Πληροφορικής)
- Ακαδημαϊκό Έτος 2004-05 - Επιβλέπων τμήματος του Εργαστηρίου Βασικών Ηλεκτρονικών (Υποχρεωτικό μάθημα δεύτερου έτους στο Τμήμα Μηχανικών Η/Υ και Πληροφορικής)

ΤΕΧΝΙΚΕΣ ΓΝΩΣΕΙΣ

Γλώσσες Προγραμματισμού	C/C++ (pthreads, OpenMP, MPI, OpenCL), Java, Assembly, SQL, nes-C / ανάπτυξη λογισμικού για HPC και embedded συστήματα, ανάπτυξη εφαρμογών linux
MarkUp Γλώσσες	HTML/CSS, XML, XSLT
Scripting Γλώσσες	Python, Javascript, PHP, bash/tcsh shell scripting
Γλώσσες Περιγραφής Υλικού	Verilog/System Verilog HDL, Vivado HLS (High Level Synthesis)
Τεχνικές Γλώσσες	Matlab, Maple
Λειτουργικά Συστήματα	MS-Windows, Solaris, Linux, RT-Linux (real time)
Διαχείριση Συστημάτων	Linux Server Administrator (CentOS/RedHat, Ubuntu)
Κυριότερα Πακέτα Λογισμικού	MS Office / Visio / Visual Studio, gcc/gdb/gprof/Valgrind, Mathworks Matlab, Mentor Graphics ModelSim, Xilinx ISE/EDK/Vivado/SDAccel/SDSoC, Synopsys Design Compiler, Intel Parallel Studio, Petalinux, Wordpress

ΤΕΚΜΗΡΙΩΣΗ ΤΕΧΝΙΚΩΝ ΓΝΩΣΕΩΝ

Παρακάτω παρατίθενται τα κυριότερα project που έχω ολοκληρώσει και τα οποία συμπληρώνουν την αναφορά στις τεχνικές μου γνώσεις. Τα projects χωρίζονται σε αυτά που έχουν υλοποιηθεί στα πλαίσια της εργασίας και των προπτυχιακών / μεταπτυχιακών σπουδών μου.
Projects στα πλαίσια της εργασίας μου

- Wireless Sensor Networks / Hardware Design
- Σχεδίαση Turbo Encoder για Ασύρματα Δίκτυα Αισθητήρων. Υλοποίηση σε wireless motes της CrossBow (MICAz και IRIS) σε λογισμικό (nesC – TinyOS). Υλοποίηση hardware Turbo Encoder (σε CPLD της εταιρείας Xilinx) και διασύνδεση με τα wireless motes. Μέτρηση πραγματικής κατανάλωσης ενέργειας των δύο υλοποιήσεων.
Η εργασία αυτή έγινε στα ευρύτερα πλαίσια του ευρωπαϊκού ερευνητικού έργου FP7 AWISSENET. Σχετικές δημοσιεύσεις 2, 3 και 7.
 - Σχεδίαση ενός matching Turbo Code Decoder για τους κεντρικούς κόμβους μιας τοπολογίας εκτεταμένου αστέρα για Ασύρματα Δίκτυα Αισθητήρων. Η εργασία αυτή αποτέλεσε τη διπλωματική εργασία ενός τελειόφοιτου της Σχολής HMMY κάτω από την επίβλεψη μου. Η δουλειά μας κατέληξε στη δημοσίευση 20.
- Bluetooth Proximity Advertising
- Προγραμματισμός ενός Bluetooth Access Server για την υλοποίηση εφαρμογής Proximity Advertising σε κινητά τηλέφωνα. (embedded Linux, bash scripting, C). Εργασία για το Ινστιτούτο Τηλεπικοινωνιακών Συστημάτων.
- FPGA Hardware Design
- Ανάπτυξη ενός FPGA επιταχυντή (accelerator) για την επίλυση συστημάτων για Option Pricing (C/C++, Verilog, XilinxVirtex-5/6FPGAs). Σχετική δημοσίευση 5.
 - Ανάπτυξη reconfigurable (micro/dynamic partial) Network Intrusion Detection System (NIDS) για Gigabit Ethernet δίκτυο βασισμένο στο σύστημα Snort.
Η εργασία αυτή πραγματοποιήθηκε στα πλαίσια του ευρωπαϊκού ερευνητικού προγράμματος FP7 –FASTER. Σχετικές δημοσιεύσεις για το έργο: 9, 11, 12, 13.
 - Ανάπτυξη εφαρμογής retinal image segmentation για Zynq και Zynq Ultrascale συσκευές (software / hardware codesign). Υλοποίηση με χρήση Vivado HLS.
Η εργασία αυτή πραγματοποιήθηκε στα πλαίσια του ευρωπαϊκού ερευνητικού προγράμματος H2020 EXTRA. Σχετικές δημοσιεύσεις για το έργο: 14, 15, 16, 17, 19 και 22.
 - Σχεδίαση και ανάπτυξη ενός επιταχυντή για την open source βιβλιοθήκη Bullet (Physics Engine) με χρήση Xilinx MPSoc Zynq US+ συσκευών. Η εργασία αυτή αποτέλεσε τη διπλωματική εργασία ενός τελειόφοιτου της Σχολής HMMY κάτω από την επίβλεψη μου. Η δουλειά μας κατέληξε στη δημοσίευση 24.
 - Ανάπτυξη ενός FPGA επιταχυντή για την εφαρμογή βιοπληροφορικής RAXML (φυλογενετική ανάλυση) σε F1 instances του AWS cloud.
Η εργασία αυτή πραγματοποιείται στα πλαίσια του έργου H2020 EDRA. Σχετική δημοσίευση 26, 27.
- Microprocessor System Design / Computer Architecture / Hardware Design
- Ανάπτυξη multi-core επεξεργαστή (4/8/16/24 cores) βασισμένο στους επεξεργαστές Xilinx MicroBlaze και υλοποίηση custom cache coherency πρωτοκόλλων βασισμένα σε snooping και VIPS σχήματα. Υλοποίηση σε Virtex-6 FPGAs όλου του SoC συμπεριλαμβανομένων εκτός από τα CPU cores, τις custom caches, interrupt controllers, interconnection network, περιφερειακά, υποσύστημα μνήμης, debugging κυκλώματα. Ανάπτυξη λογισμικού υποστήριξης του συστήματος (επεκτάσεις του XilKernel για την υποστήριξη multiprocessor, βασικό low-level) καθώς και εφαρμογές για τον έλεγχο και τη μέτρηση της απόδοσης του συστήματος.
Η εργασία αυτή πραγματοποιήθηκε στα πλαίσια του ευρωπαϊκού ερευνητικού προγράμματος FP7 – HEAP. Σχετικές δημοσιεύσεις: 8 και 10.
 - Ανάπτυξη του COSSIM Simulation Framework. Το COSSIM simulation framework επεκτείνει τον αρχιτεκτονικό εξομοιωτή πλήρους συστήματος GEM5 δίνοντας του τη δυνατότητα να εξομοιώνει παράλληλα και γενικότερα δικτυωμένα συστήματα. Ο GEM5 διασυνδέεται μέσω HLA με τον εξομοιωτή δικτύου OMNET++ και δημιουργείται ένα σύστημα καταμετρημένης εξομοίωσης. Επιπλέον μέσα στα πλαίσια του COSSIM έγινε επέκταση του McPAT (power/energy estimator) που ενσωματώθηκε στο framework. Οι αλλαγές που έγιναν στο McPAT προσδίδουν αποτελέσματα μεγαλύτερης ακρίβειας και δίνουν τη δυνατότητα στον estimator να μπορεί να χρησιμοποιηθεί για όλα τα μοντέλα επεξεργαστών που υποστηρίζονται στο COSSIM.
Όλο το COSSIM framework αναπτύχθηκε στα πλαίσια του ευρωπαϊκού ερευνητικού προγράμματος H2020-COSSIM και διατίθεται ως πακέτο ανοικτού λογισμικού στο GitHub. Το σχετικό repository βρίσκεται στον ακόλουθο σύνδεσμο: <https://github.com/H2020-COSSIM>
Σχετικές δημοσιεύσεις: 18, 21, 23 και 25.
- Projects στα πλαίσια των σπουδών μου
- Σχεδιασμός Συστημάτων Υλικού
- Σχεδίαση Ολοκληρωμένου Κυκλώματος για Κωδικοποίηση / Αποκωδικοποίηση Φωνής Βασισμένο στον Αλγόριθμο CVSD, με Προγραμματιζόμενες Τιμές Παραμέτρων Λειτουργίας. (Περιγραφή Υλοποίησης : Verilog HDL / Σύνθεση : Leonardo Spectrum / Mapping Τεχνολογία : Altera FLEX6K FPGA / Λογική & Χρονική Εξομοίωση : ModelSim - έλεγχος ορθότητας αποτελεσμάτων σε MATLAB)
 - Σχεδίαση σε Επίπεδο Πυλών Αριθμητικών Κυκλωμάτων για Διάφορα Συστήματα Ψηφιακής Αριθμητικής (Sign-Magnitude, 2's Complement, LNS, RNS)

	- Σχεδίαση Αρχιτεκτονικών για Συστήματα Ψηφιακής Επεξεργασίας Σημάτων.
	- Υλοποίηση Scheduler Βασισμένο στον Αλγόριθμο FIRM για έναν 4x4 Router (Περιγραφή Υλοποίησης: Verilog HDL. Σύνθεση: Leonardo Spectrum. Mapping Τεχνολογία: Xilinx Spartan-II FPGA. Λογική / Χρονική Εξομοίωση: ModelSim)
	- Υλοποίηση Embedded FPGA-Accelerated Συστήματος σε Ζυγη SoC (ARM A9 + FPGA) (Vivado HLS, Vivado), Δημιουργία Linux kernel και device driver (Petalinux)
Παράλληλα Συστήματα	- Επιτάχυνση αλγορίθμων με τη χρήση OpenMP, pthreads, MPI και vectorization με χρήση SSE/SSE4/AVX/AVX2 intrinsics
Αρχιτεκτονική Υπολογιστών	- Βελτιστοποίηση της Υλοποίησης της Μνήμης cache στον Εξομοιωτή SimpleScalar για Αύξηση της Απόδοσης του Εξομοιωτή Κατά την Μοντελοποίηση Σχημάτων Cache Decay (σε C)
Τηλεπικοινωνίες	- Υλοποίηση Forward Linear Predictor & Echo Cancellor (σε MATLAB) Εξομοίωση & Πειραματική Αξιολόγηση Τηλεπικοινωνιακού Συστήματος Βασικής Ζώνης (PAM) (σε MATLAB)
Ψηφιακή Επεξεργασία Σημάτων	- Υλοποίηση Προσαρμοστικών Φίλτρων LMS και RLS (σε MATLAB) Μοντελοποίηση Συστήματος κατά AR και MA, Εκτίμηση Φάσματος Ισχύος Στοχαστικής Διαδικασίας (σε MATLAB)
	- Υλοποίηση Μουσικών Εφφέ (Echo, Reverb, Flanger, Chorus) (σε MATLAB)
	- Συμπύεση Σήματος Φωνής με τη Μέθοδο Sub-Band Coding (σε MATLAB)
Ψηφιακή Επεξεργασία Εικόνας	- Υλοποίηση Μετασχηματισμών 2dFFT / 2dDCT, Image Restoration (Average – Median Filters), Homomorphic Filtering (με Χρήση Butterworth Φίλτρου Πρώτης Τάξης), Inverse / Wiener Filters, Ανίχνευση Ακμών (με Χρήση Τελεστή Sobel), Ολική Εξίσωση Ιστογράμματος για Έγχρωμες Εικόνες (Εφαρμογή στο RGB και στο HSV) (σε MATLAB)
Δικτυακός Προγραμματισμός	- Υλοποίηση Υπηρεσίας Ανταλλαγής Αρχείων Με Χρήση Κεντρικού Εξυπηρετητή (Peer-To-Peer Εφαρμογή – Ανάπτυξη Κεντρικού Server και Client/Server) (σε C, περιβάλλον Unix/Linux)
	- Υλοποίηση Πολυνηματικού Server (σε C++, περιβάλλον Linux, χρήση POSIX Threads)
Αρχιτεκτονική Λογισμικού	- Μοντελοποίηση ενός QoS Manager για ένα real-time embedded σύστημα με χρήση UML.
Λειτουργικά Συστήματα	- Μελέτη Λειτουργικού Συστήματος Linux : Shell Scripting, Μελέτη Virtual File System, Δημιουργία και Χειρισμός Νέων Signals, Δημιουργία Νέων System Calls
Δομές Δεδομένων	- Υλοποίηση Αλγορίθμων InsertionSort, HeapSort, BubbleSort, QuickSort (σε C)
	- Υλοποίηση Δομής Ευρετηρίου B+ Tree (σε C)
Νευρωνικά Δίκτυα	- Υλοποίηση Αλγορίθμου Back-Propagation σε Πολυεπίπεδα Νευρωνικά Δίκτυα Εμπρός Τροφοδότησης (σε MATLAB)
Αρχές Γλωσσών Προγραμματισμού & Μεταγλωπτιστών	- Υλοποίηση Parser για Ένα Υποσύνολο της HTML. (σε C, χρήση λεξικού αναλυτή Flex και συντακτικού αναλυτή Bison)
Τεχνολογίες Διαδικτύου	- Ανάπτυξη Πλήρους Συστήματος Ηλεκτρονικού Καταλόγου Επιχειρήσεων με Δυνατότητες Καταχώρησης Επιχειρήσεων, Αναζήτησης και Διαχείρισης Περιεχομένου. (Server Side : Web Server : Apache, Data Base : MySQL, Server Side Scripting : PHP Client Side : HTML/CSS, XML/XSLT, Javascript)

ΣΕΜΙΝΑΡΙΑ

Τίτλος	- InTraLED – Training in Low Power Design, 4 th Course “ <i>Low Power Issues in VLSI Testing and Design for Testability</i> ”
Διοργανωτής	Πανεπιστήμιο Πατρών
Ημερομηνία Διεξαγωγής	Δεκέμβρης 2004 - Φεβρουάριος 2005
Τίτλος	- InTraLED – Training in Low Power Design, 3 rd Course “ <i>System-Level Design for Low Power</i> ”
Διοργανωτής	Πανεπιστήμιο Πατρών
Ημερομηνία Διεξαγωγής	15 - 17 Νοεμβρίου 2004
Τίτλος	- InTraLED – Training in Low Power Design, 2 nd Course “ <i>Power Modelling and Estimation of Digital Circuits – Techniques and Tools</i> ”
Διοργανωτής	Πανεπιστήμιο Πατρών
Ημερομηνία Διεξαγωγής	19 - 21 Οκτωβρίου 2004
Τίτλος	- InTraLED – Training in Low Power Design, 1 st Course “ <i>Design of low-power digital circuits – Techniques and Tools</i> ”
Διοργανωτής	Πανεπιστήμιο Πατρών
Ημερομηνία Διεξαγωγής	20 - 22 Σεπτεμβρίου 2004

ΛΟΙΠΕΣ ΠΛΗΡΟΦΟΡΙΕΣ

- Επαγγελματικές Άδειες - Μέλος του TEE από το Μάρτιο 2007
- Μέλος του Institute of Electrical and Electronics Engineers (IEEE) Circuits and Systems (CAS) Society, Computer (CS) Society, Communications (ComSoc) Society
- Στρατιωτικές Υποχρεώσεις - Εκπληρωμένες (8/2007 – 8/2008, Τεχνικό Σώμα Σ.Ξ., Τεχνικός Τηλεπικοινωνιών)
- Γνώσεις Μουσικής - Αρμονία, Σολφέζ, Κλασική / Ηλεκτρική Κιθάρα (Βενιζέλειο Ωδείο Χανίων)
- Φωτογραφία - Φωτογραφικό / Ταξιδιωτικό blog: <https://www.croissantstories.com/>
Συμμετοχή σε Ομαδικές Εκθέσεις Φωτογραφίας:
- Έκθεση Φωτογραφίας και Ελεύθερης Έκφρασης, στα πλαίσια των εκδηλώσεων για τα 50 χρόνια από την ίδρυση του Εθνικού Δρυμού Σαμαριάς, Νεώριο του Μόρο, Ιστιοπλοϊκός Όμιλος Χανίων, Αύγουστος – Σεπτέμβριος 2012.
- Φεστιβάλ Φωτογραφίας «Φωτοσκιάσεις 2012» - Νεώριο του Μόρο, Ιστιοπλοϊκός Όμιλος Χανίων, Μάιος 2012
- Ομαδική Έκθεση Φωτογραφίας «Δημόσιοι Χώροι» - Νεώριο του Μόρο, Ιστιοπλοϊκός Όμιλος Χανίων, Ιούνιος 2011
- Ομαδική Έκθεση Φωτογραφίας, Κοινωνικό Στέκι – Στέκι Μεταναστών, Μάρτιος 2010
- Φωτοσκιάσεις 2009, Βίλλα Κούνδουρου, Μάιος 2009
- Φωτογραφικό Διήμερο, Αρχιτεκτονική Σχολή Πολυτεχνείου Κρήτης, Ιούνιος 2008
- Φεστιβάλ Φωτογραφίας, Παλαιό Αρσάκειο Πατρών, Μάιος 2007
- Artware Festival 2006, Τμήμα Μηχανικών Η/Υ & Πληροφορικής, Πανεπιστήμιο Πατρών,
Workshops :
- Συμμετοχή με υποτροφία στο Documentary Project Photography WorkShop, [Maine Media Workshops](#) (instructor: [Stella Johnson](#)), Χανιά, Μάιος 2009.
- Teaching Assistant, Documentary Project Photography WorkShop, [Maine Media Workshops](#) (instructor: [Stella Johnson](#)), Χανιά, Μάιος/Ιούνιος 2008.
- Άδειες Οδήγησης - Μοτοσικλέτας Ανεξαρτήτως Κυβισμού (Κατηγορία Α)
- Αυτοκινήτου (Κατηγορία Β)
- Χειρισμού Ταχύπλοου Σκάφους